《VHDL數(shù)字電路設(shè)計教程》共分為三個基本組成部分，首先詳細(xì)介紹VHDL語言的背景知識、基本語法結(jié)構(gòu)和VHDL代碼的編寫方法；然后介紹VHDL電路單元庫的結(jié)構(gòu)和使用方法，以及如何將新的設(shè)計加入到現(xiàn)有的或自己新建立的單元庫中，以便于進(jìn)行代碼的分割、共享和重用；最后介紹PLD和FPGA的發(fā)展歷史、主流廠商所提供的開發(fā)環(huán)境的使用方法。本書在內(nèi)容結(jié)構(gòu)的組織上有獨特之處，例如將并發(fā)描述語句、順序描述語句、數(shù)據(jù)類型與運(yùn)算操作符和屬性等獨立成章，使讀者更容易清晰準(zhǔn)確地掌握這些重要內(nèi)容。本書注重設(shè)計實踐，給出了大量完整設(shè)計實例的電路圖、相關(guān)基本概念、電路工作原理以及仿真結(jié)果，從而將VHDL語法學(xué)習(xí)和如何采用它進(jìn)行電路設(shè)計有機(jī)地結(jié)合在一起。自從VHDL在1987年成為IEEE標(biāo)準(zhǔn)之后，就因其在電路模型建立、仿真、綜合等方面的強(qiáng)大功能而被廣泛用于復(fù)雜數(shù)字邏輯電路的設(shè)計中。本書的第一部分是電路設(shè)計部分，其主要內(nèi)容包括代碼結(jié)構(gòu)、數(shù)據(jù)類型、操作符和屬性、并發(fā)和順序描述語句、對象、有限狀態(tài)的設(shè)計以及大量相關(guān)例題。第二部分是系統(tǒng)設(shè)計部分，講解了與VHDL電路設(shè)計單元庫相關(guān)的內(nèi)容，包括包集、元件、函數(shù)和過程，同時給出了大量與此相關(guān)的例題。附錄部分對可編程邏輯器件的基本結(jié)構(gòu)、發(fā)展歷史、目前主流廠商及基提供的開發(fā)平臺的使用進(jìn)行了詳細(xì)說明。